(19) 世界知的所有権機関 国際事務局



. I INDIA BUILDON IN BUILD HAND BUILD BUILD HAND HAND HAND HAND BUILD BUILD BUILD HAND HAND HAND HAND HAND HAND

(43) 国際公開日 2006 年7 月27 日 (27.07.2006) TT (10) 国際公開番号 WO 2006/077674 A1

(51) 国際特許分類:

H01L 21/337 (2006.01) H01L 29/808 (2006.01) H01L 29/80 (2006.01)

H01L 29/808 (2006.01 (21) 国際出願番号:

PCT/JP2005/016481

(22) 国際出願日:

2005年9月8日(08.09.2005)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2005-015395 2005年1月24日(24.01.2005) Л

- (71) 出願人 (米国を除く全ての指定国について): 住友電気工業株式会社 (SUMITOMO ELECTRIC INDUSTRIES, LTD.) [JP/JP]; 〒5410041 大阪府大阪市中央区北浜四丁目5番33号 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 藤川 一洋 (FU-JIKAWA, Kazuhiro) [JP/JP]; 〒5548511 大阪府大阪市 此花区島屋一丁目 1番3号 住友電気工業株式会社 大阪製作所内 Osaka (JP). 原田 真 (HARADA, Shin)


[JP/JP]; 〒5548511 大阪府大阪市此花区島屋一丁目 1番3号住友電気工業株式会社 大阪製作所内 Osaka (JP).

- (74) 代理人: 深見 久郎、 外(FUKAMI, Hisao et al.); 〒 5300005 大阪府大阪市北区中之島二丁目2番7号 中 之島セントラルタワー22階 深見特許事務所 Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY,

/続葉有/

(54) Title: JUNCTION FIELD-EFFECT TRANSISTOR

(54) 発明の名称:接合型電界効果トランジスタ



(57) Abstract: A junction field-effect transistor (20) comprises an n-type semiconductor layer (1) having a channel region, a buffer layer (3) formed on the channel region, and p⁺ regions (4a, 4b) formed on the buffer layer (3). The electron concentration of the buffer (3) is lower than that of the semiconductor layer (1). The electron concentration of the buffer layer (3) is preferably a tenth or less of the electron concentration of the semiconductor layer (1). With this, the threshold voltage can be easily controlled, and the channel saturated current density can be easily controlled.

KG, KZ, MD, RU, TJ, TM), $\exists -\Box \gamma \land (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).$

2文字コード及び他の略語については、 定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

添付公開書類:

一 国際調査報告書

(57) 要約: 接合型電界効果トランジスタ(20)は、チャネル領域を有する n 型の半導体層(1)と、チャネル領域の上に形成された緩衝層(3)と、緩衝層(3)の上に形成された p^+ 領域(4a,4b)とを備えている。緩衝層(3)における電子の濃度は、半導体層(1)における電子の濃度よりも低い。緩衝層(3)における電子の濃度は、半導体層(1)における電子の濃度の10分の1以下であることが好ましい。これにより、閾値電圧を容易に制御することができ、チャネルの飽和電流密度を容易に制御することができる。